

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-225737

(43)Date of publication of application : 22.08.1995

(51)Int.CI.

G06F 13/16

(21)Application number : 06-015255

(71)Applicant : HITACHI LTD

(22)Date of filing : 09.02.1994


(72)Inventor : SATO TAKAO
TAKEUCHI HISAHARU
INOUE YASUO
YAMAMOTO AKIRA

(54) BUS CONTROL METHOD FOR STORAGE CONTROLLER AND STORAGE CONTROLLER

(57)Abstract:

PURPOSE: To dynamically control a utilizing method for the internal bus of the storage controller corresponding to the operating form of computer system.

CONSTITUTION: When the pattern of access to a storage device 3 according to an input/output request from a central processing unit 1 shows sequential access, a channel adapter 21a detects the remaining quantity of that sequential access and when that remaining quantity tends to increase and the utilization rates of buses a 26 and b27 are not balanced, the utilizing method for the buses a26 and b27 is automatically tuned into a type regarding data transfer as being important. On the other hand, when the remaining quantity tends to decrease and the utilization rates of the buses a26 and b27 are not balanced, the utilizing method for the buses a26 and b27 is automatically turned into a type regarding control information communication as being important. Thus, even when the operating form of the computer system is changed, resources consisting of the storage controller can be effectively utilized.



LEGAL STATUS

[Date of request for examination] 25.08.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision]

[of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

記憶制御装置におけるバス制御方法および記憶制御装置

特開平7-225737

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-225737

(43)公開日 平成7年(1995)8月22日

(51)Int.Cl.⁶
G 0 6 F 13/16

識別記号 庁内整理番号
510 C 9366-5B

F I

技術表示箇所

審査請求 未請求 請求項の数 6 O.L (全 15 頁)

(21)出願番号

特願平6-15255

(22)出願日

平成6年(1994)2月9日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 佐藤 孝夫

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所内

(72)発明者 竹内 久治

神奈川県小田原市国府津2880番地 株式会社日立製作所ストレージシステム事業部内

(72)発明者 井上 靖雄

神奈川県小田原市国府津2880番地 株式会社日立製作所ストレージシステム事業部内

(74)代理人 弁理士 有近 純志郎

最終頁に続く


(54)【発明の名称】 記憶制御装置におけるバス制御方法および記憶制御装置

(57)【要約】

【目的】 計算機システムの運用形態に応じて、記憶制御装置の内部のバスの利用方法を動的に制御する。

【構成】 チャネルアダプタ21aは、中央処理装置1からの入出力要求による記憶装置3へのアクセスパターンがシーケンシャルアクセスであればそのシーケンシャルアクセスの残量を検出し、その残量が増大する傾向にあり且つバスa26, バスb27の利用率が不均衡であれば、バスa26, バスb27の利用方法を、データ転送重視型に自動チューニングする。一方、前記残量が減少する傾向にあり且つバスa26, バスb27の利用率が不均衡であれば、バスa26, バスb27の利用方法を制御情報交信重視型に自動チューニングする。

【効果】 計算機システムの運用形態が変化しても、記憶制御装置を構成する資源を有効利用することが出来る。



【特許請求の範囲】

【請求項1】 記憶制御装置を構成する複数のモジュールを接続するバスの利用形態を動的に制御するバス制御方法であって、中央処理装置から記憶制御装置に発行される入出力要求がシーケンシャルアクセスの比率が高いか、ランダムアクセスの比率が高いかを判定し、シーケンシャルアクセスの比率が高い場合はデータ転送能力を重視したバス利用方法に変更し、ランダムアクセスの比率が高い場合は制御情報交信能力を重視したバス利用方法に変更することを特徴とする記憶制御装置におけるバス制御方法。

【請求項2】 記憶装置を制御するための記憶装置アダプタと、記憶装置に格納されているデータの一部を格納するキャッシュメモリと、外部からの入出力要求を処理するチャネルアダプタと、前記記憶装置アダプタと前記チャネルアダプタの制御情報を格納する制御メモリと、前記記憶装置アダプタ、前記キャッシュメモリ、前記チャネルアダプタおよび前記制御メモリが接続されるバスとを有する記憶制御装置において、記憶装置に対するシーケンシャルアクセスに伴うデータ転送量に基づいてバス負荷特性を予測するバス負荷特性予測手段と、そのバス負荷特性予測手段により予測したバス負荷特性に基づいてバス利用方法を決定するバス利用方法決定手段とを具備し、そのバス利用方法決定手段の決定したバス利用方法に基づいて前記記憶装置アダプタ、前記キャッシュメモリ、前記チャネルアダプタおよび前記制御メモリがバスを介して制御情報交信とデータ転送とを実行することを特徴とする記憶制御装置。

【請求項3】 請求項2に記載の記憶制御装置において、複数のバスのそれぞれの使用率を測定するバス使用率測定手段を具備し、前記バス利用方法決定手段は、前記測定された使用率が不均衡である時を契機としてバス利用方法を決定することを特徴とする記憶制御装置。

【請求項4】 請求項2または請求項3に記載の記憶制御装置において、記憶装置へのシーケンシャルアクセスの残量を検出するシーケンシャルアクセス残量検出手段を具備し、前記バス利用方法決定手段は、前記シーケンシャルアクセスの残量の増減傾向に基づいてバス利用方法を決定することを特徴とする記憶制御装置。

【請求項5】 請求項2から請求項4のいずれかに記載の記憶制御装置において、各バスは制御情報交信用かデータ転送用か制御情報交信およびデータ転送用かの3種類のうちのいずれかで使用され、前記バス利用方法決定手段は、バス利用方法として、前記3種類の各バスへの割り当てパターンを決定することを特徴とする記憶制御装置。

【請求項6】 請求項2から請求項4のいずれかに記載の記憶制御装置において、各バスは制御情報交信用かデータ転送用かの2種類のうちのいずれかで使用され、前記バス利用方法決定手段は、バス利用方法として、前記

2種類の各バスへの割り当てパターンを決定することを特徴とする記憶制御装置。

【発明の詳細な説明】

【0001】

05 【産業上の利用分野】本発明は、記憶制御装置におけるバス制御方法および記憶制御装置に関し、さらに詳しくは、計算機システムの運用形態に応じて記憶制御装置内のバスの利用方法を動的に制御するバス制御方法およびそのバス制御方法を実施する記憶制御装置に関する。

【0002】

【従来の技術】記憶制御装置は、中央処理装置と記憶装置の間に位置し、中央処理装置からの入出力要求に応答して、中央処理装置と記憶装置との間のデータ転送を制御する。この記憶制御装置においても、高性能化、高信頼化のため、マルチプロセッサ方式が採用されるようになってきている。この場合、各プロセッサの接続方式としては、共通バスによる接続が機能拡張性の観点から優れている。前記共通バスでは、中央処理装置から発行された入出力要求を処理するための制御情報の交信および中央処理装置との間で授受されるデータの転送が行われる。

15 【0003】共通バス接続を用いたマルチプロセッサ方式の記憶制御装置の従来例としては、「FUJITSU VOL42, NO.1, pp12-20(1991)」に記載されているファイル制御装置がある。このファイル制御装置は、当該ファイル制御装置を構成する機能を複数のモジュールに分割し、各モジュールにマイクロプロセッサを配置し、各モジュールを共通バスにより接続している。また、各モジュールおよび共通バスを多重化することにより、高信頼化を図っている。

【0004】

【発明が解決しようとする課題】従来の記憶制御装置では、計算機システムの主たる運用形態に適合した共通バスの利用方法が採用されている。たとえば、主としてオンライン処理を行う計算機システムでは、応答性が重要であるため、前記制御情報交信能力を重視した共通バスの利用方法が採用されている。また、バッチ処理を行う計算機システムでは、大量のデータを扱う場合多いため、前記データ転送能力を重視した共通バスの利用方法が採用されている。しかし、従来の記憶制御装置では、共通バスの利用方法の動的変更については配慮されていないため、計算機システムの運用形態が変化した場合には、バス利用効率が悪くなり、記憶制御装置を構成する資源を有効利用することが出来なくなる問題点がある。

40 例えは、制御情報交信能力を重視した共通バスの利用方法を採用した銀行のオンライン計算機システムでは、昼間は現金自動預け払い機などによるオンライン処理比率が高いためバス利用効率が良いが、夜間はクレジットの引落しなどによるバッチ処理比率が高くなるためバス利用効率が悪くなる。このため、記憶制御装置を構成する

資源を有効利用することが出来なくなる。そこで、本発明の目的は、計算機システムの運用形態の変化に対応して、共通バスの利用方法を動的に制御するバス制御方法およびそのバス制御方法を実施する記憶制御装置を提供することにある。

【0005】

【課題を解決するための手段】第1の観点では、本発明は、記憶制御装置を構成する複数のモジュールを接続するバスの利用形態を動的に制御するバス制御方法であって、中央処理装置から記憶制御装置に発行される入出力要求がシーケンシャルアクセスの比率が高いか、ランダムアクセスの比率が高いかを判定し、シーケンシャルアクセスの比率が高い場合はデータ転送能力を重視したバス利用方法に変更し、ランダムアクセスの比率が高い場合は制御情報交信能力を重視したバス利用方法に変更することを特徴とする記憶制御装置におけるバス制御方法を提供する。

【0006】第2の観点では、本発明は、記憶装置を制御するための記憶装置アダプタと、記憶装置に格納されているデータの一部を格納するキャッシュメモリと、外部からの入出力要求を処理するチャネルアダプタと、前記記憶装置アダプタと前記チャネルアダプタの制御情報を格納する制御メモリと、前記記憶装置アダプタ、前記キャッシュメモリ、前記チャネルアダプタおよび前記制御メモリが接続されるバスとを有する記憶制御装置において、記憶装置に対するシーケンシャルアクセスに伴うデータ転送量に基づいてバス負荷特性を予測するバス負荷特性予測手段と、そのバス負荷特性予測手段により予測したバス負荷特性に基づいてバス利用方法を決定するバス利用方法決定手段とを具備し、そのバス利用方法決定手段の決定したバス利用方法に基づいて前記記憶装置アダプタ、前記キャッシュメモリ、前記チャネルアダプタおよび前記制御メモリがバスを介して制御情報交信とデータ転送とを実行することを特徴とする記憶制御装置を提供する。

【0007】

【作用】上記第1の観点によるバス制御方法では、中央処理装置から記憶制御装置に発行される入出力要求がシーケンシャルアクセスの比率が高いか、ランダムアクセスの比率が高いかを判定する。そして、シーケンシャルアクセスの比率が高い場合は、データ転送能力を重視したバス利用方法に変更する。シーケンシャルアクセスは、ファイルの先頭のデータから順に読み出し／書き込みを行うアクセスパターンであり、一般に、バッチ処理に用いられ、大量のデータ転送が行われ、バス負荷としてはデータ転送の比率が高い。そこで、データ転送能力を重視したバス利用方法に変更すれば、バス利用効率の低下を防止できる。これに対し、ランダムアクセスの比率が高い場合は、制御情報交信能力を重視したバス利用方法に変更する。ランダムアクセスは、ファイルの任意の

位置のデータを読み出し／書き込みするアクセスパターンであり、一般に、オンライン処理に用いられ、データ転送量は少なく、バス負荷としては制御情報交信の比率が高い。そこで、制御情報交信能力を重視したバス利用方法に変更すれば、バス利用効率の低下を防止できる。従って、計算機システムの運用形態が変化しても、記憶制御装置を構成する資源を有効利用することが出来る。

【0008】上記第2の観点による本発明の記憶制御装置では、記憶装置に対するシーケンシャルアクセスに伴うデータ転送量に基づいてバス負荷特性予測手段によりバス負荷特性を予測し、その予測したバス負荷特性に基づいてバス利用方法をバス利用方法決定手段により決定し、その決定したバス利用方法に基づいて記憶制御装置の各モジュールがバスを介して制御情報交信とデータ転送とを実行する。例えば、シーケンシャルアクセスに伴うデータ転送量が増加する傾向があれば、シーケンシャルアクセスの比率が高い負荷特性が予測されるから、データ転送能力を重視したバス利用方法が決定される。一方、シーケンシャルアクセスに伴うデータ転送量が減少する傾向があれば、ランダムアクセスの比率が高い負荷特性が予測されるから、制御情報交信能力を重視したバス利用方法が決定される。従って、上記第1の観点によるバス制御方法と同様にバス利用効率の低下を防止でき、計算機システムの運用形態が変化しても記憶制御装置を構成する資源を有効利用することが出来る。

【0009】

【実施例】以下、本発明の実施例を図面を参照して説明する。なお、これにより本発明が限定されるものではない。

30 【0010】－第1実施例－

図1は、本発明の第1実施例の記憶制御装置を含む計算機システムの要部構成図である。この計算機システムS1において、中央処理装置1は、記憶制御装置2を介して、1台以上の記憶装置3に接続されている。前記中央処理装置1は、演算装置12と、主記憶装置16と、出入力プロセッサ14とから構成されている。中央処理装置1上では、オンライン処理やバッチ処理などの業務プログラムが動作し、その業務プログラムが発行するデータの入出力要求は、出入力プロセッサ14から前記記憶制御装置2に転送される。

【0011】前記記憶制御装置2は、キャッシュメモリ24と、チャネルアダプタ21a, 21bと、記憶装置アダプタ22, 22と、制御メモリ23と、バスa26と、バスb27とから構成されている。前記キャッシュメモリ24は、記憶装置3に格納されているデータの一部を格納する。前記チャネルアダプタ21a, 21bは、中央処理装置1と前記キャッシュメモリ24の間のデータ転送を制御する。このうち、チャネルアダプタ21aは、機能として、バスの負荷量を予測するバス負荷特性予測部201と、バスの使用率を測定するバス使用

率測定部202と、バスの利用方法を決定するバス利用方法決定部203と、バスにアクセスするバスアクセス部204を備えている。また、チャネルアダプタ21bは、機能として、バスにアクセスするバスアクセス部204を備えている。前記記憶装置アダプタ22、22は、記憶装置3とキャッシュメモリ24の間のデータ転送を制御する。前記制御メモリ23は、バス制御情報や、記憶装置管理情報や、キャッシュ管理情報や、後述するエクステント管理テーブル100などを記憶する。前記バスa26およびバスb27は、2重化された共通バスである。

【0012】図2は、チャネルアダプタ21aの構成図である。チャネルアダプタ21aは、プロセッサ210と、メモリ212と、アドレスデコーダ213と、チャネルインターフェース回路211と、制御メモリアクセス回路215と、データ転送制御回路216と、バスモニタ回路217と、内部バス214とから構成される。プロセッサ210は、全体の作動を制御する。メモリ212は、プロセッサ210が実行するプログラム等を格納する。アドレスデコーダ213は、プロセッサ210の制御対象のアドレスをデコードする。チャネルインターフェース回路211は、中央処理装置1に対するインタフェースである。制御メモリアクセス回路215は、バスa26またはバスb27を介して、制御メモリ23に対してアクセスする。データ転送制御回路216は、DMA回路を内蔵し、プロセッサ210の指示により、バスa26またはバスb27を介して、中央処理装置1とキャッシュメモリ24の間のデータ転送を制御する。バスモニタ回路217は、バスa26およびバスb27の単位時間あたりの使用率を測定する。チャネルアダプタ21bは、上記チャネルアダプタ21aとほぼ同じ構成である。

【0013】図3は、記憶装置アダプタ22の内部構成図である。記憶装置アダプタ22は、プロセッサ210と、メモリ212と、アドレスデコーダ213と、記憶装置インターフェース回路221と、制御メモリアクセス回路215と、データ転送制御回路216と、内部バス214とから構成される。このうち、プロセッサ210と、メモリ212と、アドレスデコーダ213と、制御メモリアクセス回路215と、内部バス214は、上記チャネルアダプタ21aの構成要素と同じである。前記記憶装置インターフェース回路221は、記憶装置3に対するインターフェースである。

【0014】なお、第1実施例の記憶制御装置2は、2つのチャネルアダプタ21a、21bと、2つの記憶装置アダプタ22、22とを備えているが、これらが3つ以上あってもかまわない。

【0015】次に、この計算機システムS1の動作を説明する。中央処理装置1は、業務プログラムを実行し、記憶装置3に対するデータの入出力を行う必要がある

と、チャネルプログラムを主記憶装置16に配置すると共に、入出力起動命令を発行し、入出力プロセッサ14を起動する。起動された入出力プロセッサ14は、主記憶装置16上のチャネルプログラムを実行する。

- 05 【0016】図4は、チャネルプログラムの処理を示す流れ図である。処理401では、入出力プロセッサ14は、入出力するデータの記憶装置3上の領域（エクステント）を指定するDEF_EXTコマンドを実行する。図5に示すように、DEF_EXTコマンドは、コマンドの内容を記述したCCW（チャネルコマンドワード）501と、そのCCW501内の主記憶装置アドレスでポイントされた主記憶装置16上の領域に格納されたパラメタ502とから構成されている。前記CCW501は、コマンドコードと、フラグと、バイトカウントと、
10 主記憶装置アドレスとを有している。前記パラメタ502は、マスクバイトと、グローバル属性と、ブロック長と、エクステント開始アドレスと、エクステント終了アドレスとを有している。前記マスクバイトは、後続のCCWにおいて指定可能なCCWの種類を指定する。前記グローバル属性は、ディスクキャッシングの利用方法や、当該入出力要求がシーケンシャルアクセスであるか否かを指定する。前記ブロック長は、入出力対象のファイルが等長レコードの場合に1つのレコードにおいて転送されるデータのバイト数を指定する。DEF_EXTコマンドが実行されると、コマンドコードとパラメタ502とが記憶制御装置2に転送される。これに対し、記憶制御装置2は、受領したコマンドコードとパラメタ502に矛盾がなければ、当該DEF_EXTコマンドの正常終了を応答する。
20 【0017】処理402では、DEF_EXTコマンドの正常終了の応答を受領した入出力プロセッサ14は、LOCATEコマンドを実行する。図6に示すように、LOCATEコマンドは、CCW601と、記憶制御装置2において処理すべきレコードの位置付け情報（磁気ヘッドを位置付けるための情報）やレコード数などを指定するパラメタ602とから構成されている。前記CCW601は、コマンドコードと、フラグと、バイトカウントと、主記憶装置アドレスとを有している。前記パラメタ602は、操作バイトと、補助バイトと、レコードカウントと、シークアドレスと、サーチパラメタと、セクタ番号と、転送長係数とを有している。LOCATEコマンドが実行されると、コマンドコードと、パラメタ602とが記憶制御装置2に転送される。これに対し、記憶制御装置2は、受領したコマンドコードと、パラメタ602に矛盾がなければ、当該LOCATEコマンドの正常終了を中央処理装置1に応答する。
30 【0018】処理403では、LOCATEコマンドの正常終了の応答を受領した入出力プロセッサ14は、READ/RITEコマンド（READコマンドまたはWRITEコマンド）を実行する。図7に示すように、
40
45
50

READ／WR I T Eコマンドは、CCW701と、そのCCW701内の主記憶装置アドレスでポイントされた主記憶装置16上のREAD／WR I T Eデータ領域702から構成されている。前記CCW701は、コマンドコードと、フラグと、バイトカウントと、主記憶装置アドレスとを有している。前記READ／WR I T Eデータ領域702は、READコマンドのときに記憶制御装置2から転送されたデータを格納し、WR I T Eコマンドのときに記憶制御装置2へ転送するデータを格納する領域である。READコマンドが実行されると、コマンドコードが記憶制御装置2に転送される。これに対し、記憶制御装置2は、前記LOCATEコマンドにより指定されたレコードのデータを入出力プロセッサ14に転送する。入出力プロセッサ14は、記憶制御装置2から転送されたデータを前記READ／WR I T Eデータ領域702に格納する。WR I T Eコマンドが実行されると、コマンドコードと、前記READ／WR I T Eデータ領域702に記憶されているデータとが記憶制御装置2に転送される。これに対し、記憶制御装置2は、前記LOCATEコマンドにより指定されたレコードの領域に当該データを書き込む。

【0019】以上のように、入出力プロセッサ14は、DEF_EXTコマンドと、LOCATEコマンドと、READ／WR I T Eコマンドとにより、入出力要求を処理する。これらコマンドの一連のCCWを、コマンドチェインと呼ぶ。

【0020】次に、記憶制御装置2の動作を説明する。記憶制御装置2のチャネルアダプタ21a（または21b）は、中央処理装置1の入出力プロセッサ14からコマンドチェインを受領すると、制御メモリ23の記憶装置管理情報を参照し、入出力の対象の記憶装置3が“使用中”であるか否かを判定する。当該記憶装置3が“使用中”でなければ、記憶装置管理情報に“使用中”を設定し、記憶装置3の使用権を得る。なお、記憶装置3の使用権には、チャネルアダプタ21a（または21b）に対するものと、記憶装置アダプタ22, 22に対するものがあり、前者を論理記憶装置使用権と呼び、後者を物理記憶装置使用権と呼ぶ。当該記憶装置3が“使用中”ならば、当該記憶装置3が“使用中”であって入出力要求の実行ができないことを中央処理装置1の入出力プロセッサ14に応答する。

【0021】チャネルアダプタ21a（または21b）は、論理記憶装置使用権を得ると、制御メモリ23に格納されているキャッシュ管理情報を参照して、LOCATEコマンドにより指定されたレコードがキャッシュメモリ24に存在するか否かを判定する。当該レコードがキャッシュメモリ24に存在しなければ、記憶装置アダプタ22に対して、制御メモリ23を介して、当該レコードをキャッシュメモリ24に格納するように依頼し、当該コマンドチェインに対する処理を中断する。また、

チャネルアダプタ21a（または21b）のいずれにおいても当該コマンドチェインに対する処理を再開可能とするため、当該コマンドチェインに対する処理を再開するための情報を制御メモリ23に格納する。

- 05 【0022】記憶装置アダプタ22は、チャネルアダプタ21からの依頼を制御メモリ23から読み出すと、制御メモリ23の記憶装置管理情報をアクセスして、記憶装置3に対する物理記憶装置使用権を得る。その後、制御メモリ23のキャッシュ管理情報をアクセスし、記憶装置3から読み出したレコードを格納するための領域をキャッシュメモリ24に確保する。そして、記憶装置3に対してレコードの読出要求を発行する。記憶装置3は、前記レコードの読出要求に応じて当該レコードを読み出し、記憶制御装置2の記憶装置アダプタ22へ転送する。記憶装置アダプタ22は、転送されてきたレコードを、キャッシュメモリ24に格納する。そして、チャネルアダプタ21a（または21b）に対して、制御メモリ23を介して、入出力対象のレコードのキャッシュメモリ24への読み出し終了報告を行う。チャネルアダプタ21b（または21a）は、前記読み出し終了報告を制御メモリ23から読み出すと、コマンドチェインに対する処理を再開するための情報を制御メモリ23から読み出し、処理を再開する。そして、キャッシュメモリ24に格納されているレコードを中央処理装置1に転送する。

【0023】上記記憶制御装置2において、チャネルアダプタ21a（または21b）および記憶装置アダプタ22, 22と制御メモリ23およびキャッシュメモリ24との間の制御情報の転送やデータの転送は、バスa26またはバスb27を介して行われる。これらバスa26またはバスb27の使用態様は、バス制御機能により、入出力要求の状況変化に対応して動的に制御される。このバス制御機能について次に説明する。バス制御機能は、チャネルアダプタ21aで動作するバス負荷特性予測部201、バス使用率測定部202、バス利用方法決定部203、バスアクセス部204、チャネルアダプタ21bと、記憶装置アダプタ22で動作するバスアクセス部204により実現する。

【0024】図8は、チャネルアダプタ21aで実行されるバス制御機能の処理の流れ図である。このバス制御機能は、一定時間間隔で起動される。処理801では、バス使用率測定部202によりバスa26およびバスb27のそれぞれの使用率を求める。すなわち、チャネルアダプタ21aのバスモニタ回路217は、図9に示すように、クロックの立上がりエッジでバスa26およびバスb27のそれぞれのバスビジー信号をモニタし、もしビジーならバスa26およびバスb27のそれぞれに対応する内蔵カウンタを〈+1〉している。そして、処理801の実行時に各内蔵カウンタの値を読み出し、そのカウンタ値を前記一定時間間隔中のクロック数で割

る。これがバスa26およびバスb27のそれぞれの使用率である。なお、内蔵カウンタの値を読み出した後、内蔵カウンタの値をクリアする。図9の例では一定時間間隔中のクロック数が“10”で、読み出した内蔵カウンタの値が“5”なので、バスの使用率は50%となる。

【0025】処理802では、バス負荷特性予測部201により、バス負荷特性予測指標として、シーケンシャルアクセス残量を計算する。シーケンシャルアクセス残量をバス負荷特性予測指標とする理由は次の通りである。記憶装置3へのアクセスパターンには、シーケンシャルアクセスとランダムアクセスがある。シーケンシャルアクセスは、ファイルの先頭のデータから順に読み出し／書き込みを行うアクセスパターンであり、一般に、バッチ処理に用いられ、大量のデータ転送が行われ、バス負荷としてはデータ転送の比率が高い。これに対し、ランダムアクセスは、ファイルの任意の位置のデータを読み出し／書き込むアクセスパターンであり、一般に、オンライン処理に用いられ、データ転送量は少なく、バス負荷としては制御情報交信の比率が高い。したがって、シーケンシャルアクセス残量が多ければデータ転送の比率が高いと予測でき、シーケンシャルアクセス残量が少なければ制御情報交信の比率が高いと予測することが出来る。

【0026】シーケンシャルアクセス残量は、制御メモリ23に格納されているエクステント管理テーブルを参照して求める。図10は、エクステント管理テーブルの構造図である。このエクステント管理テーブル100は、記憶装置3ごとに設けられており、中央処理装置1から発行されたコマンドチェインにより入出力対象となったファイルのエクステントに対応したエントリを持つ。各エントリは、次に示すフィールドから構成されている。

- ・エクステント開始アドレス1001…入出力対象ファイルのエクステントの開始アドレスを示す。
- ・エクステント終了アドレス1002…入出力対象ファイルのエクステントの終了アドレスを示す。
- ・ブロック長1003…入出力対象ファイルのレコード内のデータの長さを示す。
- ・入出力処理終了アドレス1004…最後に中央処理装置1から発行されたコマンドチェインによりアクセスされたレコードの次のレコードのアドレスを示す。
- ・入出力処理終了時刻1005…最後に中央処理装置1から発行されたコマンドチェインの処理の終了時刻を示す。
- ・データ転送残量1006…図11に示すように、中央処理装置1から最後に当該エクステントに対し発行されたコマンドチェインにおいて処理対象となったレコードの次のレコードからエクステント終了アドレスのレコードまでのデータ量である。

- 【0027】図12に、エクステント管理テーブル100への情報格納処理の流れ図を示す。この情報格納処理は、中央処理装置1から発行されたコマンドチェインの処理終了時に起動される。処理1201では、当該コマンドチェインによる記憶装置3への入出力処理はシーケンシャルアクセスであるか否か判定する。シーケンシャルアクセスであれば処理1202に進み、シーケンシャルアクセスでなければ情報格納処理を終了する。この判定は、コマンドチェインの先頭で指定されるDEF_EXTコマンドのパラメタ502のグローバル属性に設定されているシーケンシャルアクセスフラグを参照して行なう。なお、パラメタ502は、当該コマンド受領時に制御メモリ23に格納されている。処理1202では、当該入出力処理においてエクステントの終了を示すEOF（エンド オブ ファイル）を検出したか否か判定する。EOFを検出していなければ処理1203に進み、EOFを検出したら処理1208に進む。
- 【0028】処理1203では、データ転送残量を計算する。具体的には、図11に示すように、中央処理装置1から最後に当該エクステントに対して発行されたLOCATEコマンドにより指定された位置付けアドレスのレコードの直後のレコードからエクステント終了アドレスのレコードまでのデータ量を計算する。処理1204では、データ転送量が少ないシーケンシャルアクセスの入出力処理であればバスに対する負荷はランダムアクセスと等価と見なせるため、データ転送残量≤規定値（例えば、16KB）か否かの判定を行う。そして、データ転送残量≤規定値でなければ、処理1205に進む。データ転送残量≤規定値ならば、処理1208に進む。
- 【0029】処理1205では、当該エクステントに対応するエントリがエクステント管理テーブル100に登録済みであるか否か判定する。登録済みでなければ処理1206に進み、登録済みであれば処理1207に進む。処理1206では、エクステント管理テーブル100に、当該エクステント用のエントリを確保する。そして、当該エントリのエクステント開始アドレス1001とエクステント終了アドレス1002とブロック長100の3つのフィールドに、制御メモリ23に格納したDEF_EXTコマンドのパラメタ502から値を代入する。処理1207では、当該エントリの入出力処理終了時刻1005と、データ転送残量1006のフィールドに値を設定し、情報格納処理を終了する。
- 【0030】処理1208では、当該エクステントに対応するエントリがエクステント管理テーブル100に存在するか否か判定する。エントリが存在すれば処理1209に進み、エントリが存在しなければ情報格納処理を終了する。処理1209では、当該エントリを削除し、エクステント管理テーブル100への情報格納処理を終了する。
- 【0031】バス負荷特性予測部201は、上記エクス

テント管理テーブル100を参照し、すべてのエントリのデータ転送残量1006を合計した値をシーケンシャルアクセス残量とする。但し、エクステント管理テーブル100のエントリの入出力終了時刻1005を参照し、一定時間（例えば、10秒）以上アクセスされないエクステントは除外する。なお、一定時間以上アクセスされていないエクステントに対応するエントリをこの時点で削除しても良い。

【0032】図8に戻り、処理803では、バスa26とバスb27の使用率が不均衡であるか否か判定する。例えば、いずれかのバスの使用率が70%以上であり、他方のバスの使用率が30%未満なら、バスa26とバスb27の使用率が不均衡であると判定する。使用率が不均衡であれば、処理804に進む。不均衡でなければ、現在のバス利用方法で支障ないと判断されるので、処理を終了する。

【0033】処理804では、バス利用方法決定部203は、バス利用方法決定処理を実行し、前記処理801において求めたバスa26およびバスb27の使用率と、前記処理802において求めたシーケンシャルアクセス残量とから、バスa26およびバスb27の利用方法を決定する。図13に示すように、バスa26およびバスb27の利用方法には、次の3つのバスモードがある。

- ・通常モード…システム立ち上げ時のバスモードであり、バスa26を制御情報交信用（すなわち、制御メモリ23をアクセスするための専用のバス）とし、バスb27をデータ転送用（すなわち、キャッシュメモリ24をアクセスするための専用のバス）とする。

- ・シーケンシャルアクセスモード…中央処理装置1から発行される入出力要求がシーケンシャルアクセスの比率が高い場合のバスモードであり、バスa26を制御情報交信およびデータ転送用とし、バスb27をデータ転送用とする。

- ・ランダムモード…中央処理装置1から発行される入出力要求がランダムアクセスの比率が高い場合のバスモードであり、バスa26を制御情報交信用とし、バスb27を制御情報交信およびデータ転送用とする。

【0034】図14に、バス利用方法決定処理の流れ図を示す。処理1301では、バスa26の使用率とバスb27の使用率のいずれの使用率が他方より高いかを判定する。バスb27の使用率がバスa26の使用率よりも高ければ、処理1302に進む。バスa26の使用率がバスb27の使用率よりも高ければ、処理1307に進む。処理1302では、シーケンシャルアクセス残量が増加傾向にあるか否か判定する。これは、過去に起動されたバス管理機能の処理で計算したシーケンシャルアクセス残量を制御メモリ23から読み出し、そのシーケンシャルアクセス残量と、今回計算したシーケンシャルアクセス残量とを比較することにより判定する。シーケンシャルアクセス残量が増加傾向にあれば、処理1303に進む。シーケンシャルアクセス残量が増加傾向になければ、データ転送能力を現在以上に増やす必要はないから、バス利用方法決定処理を終了する。処理1303では、現在のバスモードが通常モードであるか否か判定する。通常モードであれば処理1304に進み、通常モードでなければ処理1305に進む。処理1304では、バスモードとしてシーケンシャルモードを選択する。すなわち、バスa26にもデータ転送を分担させる

こととし、現在よりもデータ転送能力を強化したバス利用方法とする。処理1305では、現在のバスモードがランダムモードであるか否か判定する。ランダムモードであれば、処理1310に進む。ランダムモードでなければ、シーケンシャルモードであり、現在以上にデータ転送能力を強化できるバスモードはないから、バス利用方法決定処理を終了する。処理1306では、バスモードとして通常モードを選択する。すなわち、バスb27を制御情報交信用およびデータ転送用からデータ転送用に専用化することとし、現在よりもデータ転送能力を強化したバス利用方法とする。

【0035】処理1307では、シーケンシャルアクセス残量が減少傾向にあるか否か判定する。シーケンシャルアクセス残量が減少傾向にあれば、処理1307に進む。シーケンシャルアクセス残量が減少傾向になければ、制御情報交信能力を現在以上に増やす必要はないから、バス利用方法決定処理を終了する。処理1308では、現在のバスモードが通常モードであるか否か判定する。通常モードであれば処理1309に進み、通常モードでなければ処理1310に進む。処理1309では、バスモードとしてランダムモードを選択する。すなわち、バスb27にも制御情報交信を分担させることとし、現在よりも制御情報交信能力を強化したバス利用方法とする。処理1310では、現在のバスモードがシーケンシャルモードであるか否か判定する。シーケンシャルモードであれば、処理1311に進む。シーケンシャルモードでなければ、ランダムモードであり、現在以上に制御情報交信能力を強化できるバスモードはないから、バス利用方法決定処理を終了する。処理1311では、バスモードとして通常モードを選択する。すなわち、バスa26を制御情報交信用およびデータ転送用から制御情報交信用に専用化することとし、現在よりも制御情報交信能力を強化したバス利用方法とする。

【0036】図8に戻り、処理805では、チャネルアダプタ21aは、前記処理804で決定したバス利用方法を、記憶制御装置2内の全てのチャネルアダプタ21bおよび記憶装置アダプタ22、22に通知する。各アダプタ上で動作するバスアクセス部204は、通知されたバス利用方法に基づき、制御メモリアクセス回路215およびデータ転送制御回路216のそれぞれに対し、利用するバスを設定する。これにより、制御メモリアク

セス回路215は、バスモードがシーケンシャルモードと通常モードの場合はバスa26のみを制御情報交信に利用し、ランダムモードの場合はバスa26およびバスb27を制御情報交信に利用する。一方、データ転送回路212は、バスモードがランダムモードと通常モードの場合はバスb27のみをデータ転送に利用し、シーケンシャルモードの場合はバスb27およびバスa26をデータ転送に利用する。

【0037】図15は、バスモードの状態遷移図である。

■通常モードのときに、バスa26の使用率よりバスb27の使用率が著しく高く且つシーケンシャルアクセス残量が増加傾向にあるなら、シーケンシャルモードに移行する。また、バスb27に障害が発生すれば、シーケンシャルモードに移行する。また、通常モードのときに、バスa26の使用率がバスb27の使用率より著しく高く且つシーケンシャルアクセス残量が減少傾向にあるなら、ランダムモードに移行する。また、バスa26に障害が発生すれば、ランダムモードに移行する。

■シーケンシャルモードのときに、バスa26の使用率がバスb27の使用率より著しく高く且つシーケンシャルアクセス残量が減少傾向にあるなら、通常モードに移行する。また、バスa26に障害が発生すれば、ランダムモードに移行する。

■ランダムモードのときに、バスa26の使用率よりバスb27の使用率が著しく高く且つシーケンシャルアクセス残量が増加傾向にあるなら、通常モードに移行する。また、バスb27に障害が発生すれば、シーケンシャルモードに移行する。上記のようにバスモードの状態遷移を制御すれば、計算機システムS1の運用形態の変化に対応して、共通バス26, 27の利用方法が動的に制御されるようになる。また、いずれかのバスにおいて障害が発生しても、記憶制御装置2の運転を継続できるように、共通バス26, 27の利用方法が動的に制御されるようになる。

【0038】上記第1実施例の記憶制御装置2によれば、中央処理装置1から発行される入出力要求の特性の変化に応じて、バス利用方法を変化させることが出来る。すなわち、シーケンシャルアクセス比率が高い入出力負荷環境においてはデータ転送を重視したバス利用方法とし、ランダムアクセス比率が高い入出力負荷環境においては制御情報交信を重視したバス利用方法とすることが出来る。従って、例えば銀行オンラインシステムに適用すると、昼間は現金自動預け払い機などによるオンライン処理比率が高いので制御情報交信を重視したバス利用方法となり、夜間はクレジットの引落しなどによるバッチ処理比率が高くなるのでデータ転送を重視したバス利用方法となり、常に最適のバス利用方法で共通バスを利用できるようになる。

【0039】なお、上記第1実施例では、記憶制御装置

2は、2つのチャネルアダプタ21a, 21bと、2つの記憶装置アダプタ22, 22とを具備するものとしたが、チャネルアダプタおよび記憶装置アダプタの個数は任意である。

05 【0040】-第2実施例-

図16は、本発明の第2実施例の記憶制御装置を含む計算機システムS2の要部構成図である。この計算機システムS2は、第1実施例の計算機システムS1とは、記憶制御装置2aの共通バスの構成およびバスモードが異なる。まず、共通バスの構成は、バスa26, バスb27, バスc28の3つからなる。前記バスa26には、チャネルアダプタ521a, 521bと、記憶装置アダプタ522, 522と、制御メモリ23とが接続されている。また、前記バスb27には、チャネルアダプタ521a, 521bと、記憶装置アダプタ522, 522と、キャッシュメモリ24とが接続されている。さらに、前記バスc28には、チャネルアダプタ521a, 521bと、記憶装置アダプタ522, 522と、制御メモリ23と、キャッシュメモリ24とが接続されている。次に、共通バスのバスモードは、シーケンシャルモードおよびランダムモードの2つのバスモードからなる。図17に示すように、シーケンシャルモードでは、バスa26は制御情報交信用に使用され、バスb27およびバスc28はデータ転送用に使用される。一方、ランダムモードでは、バスa26およびバスc28は制御情報交信用に使用され、バスb27はデータ転送用に使用される。

【0041】図18は、チャネルアダプタ521aの内部構成図である。このチャネルアダプタ521aが第1実施例のチャネルアダプタ21aと異なる点は、制御メモリアクセス回路215とデータ転送制御回路216とバスモニタ回路217のバスへの接続方式にある。すなわち、制御メモリアクセス回路215は、バスa26およびバスc28のみに接続している。データ転送制御回路216は、バスb27およびバスc28のみに接続している。バスモニタ回路217は、バスa26とバスb27のみに接続している。

【0042】図19は、記憶装置アダプタ522の内部構成図である。この記憶装置アダプタ522が第1実施例の記憶装置アダプタ22と異なる点は、制御メモリアクセス回路215とデータ転送回路216のバスの接続方式にある。すなわち、制御メモリアクセス回路215は、バスa26およびバスc28のみに接続している。データ転送制御回路216は、バスb27およびバスc28のみに接続している。

【0043】次に、この計算機システムS2の動作を説明する。中央処理装置1の入出力プロセッサ14でチャネルプログラムを実行したときの処理手順は、第1実施例における図4の流れ図と同様である。記憶制御装置2aのチャネルアダプタ521aによるバス管理機能の処

理手順は、第1実施例における図8の流れ図の処理804が図20のバス利用方法決定処理804aに代る以外は図8の流れ図と同様である。図20の処理1801では、バスa26の使用率とバスb27の使用率のいずれの使用率が他方より高いかを判定する。バスb27の使用率がバスa26の使用率よりも高ければ、処理1802に進む。バスa26の使用率がバスb27の使用率よりも高ければ、処理1805に進む。処理1802では、シーケンシャルアクセス残量が増加傾向にあるか否か判定する。シーケンシャルアクセス残量が増加傾向にあれば、処理1803に進む。シーケンシャルアクセス残量が増加傾向になければ、データ転送能力を現在以上に増やす必要はないから、バス利用方法決定処理を終了する。処理1803では、現在のバスモードがランダムモードであるか否か判定する。ランダムモードであれば、処理1804に進む。ランダムモードでなければ、シーケンシャルモードであり、現在以上にデータ転送能力を強化できるバスモードはないから、バス利用方法決定処理を終了する。処理1804では、バスモードとしてシーケンシャルモードを選択する。すなわち、バスc28をデータ転送用とし、現在よりもデータ転送能力を強化したバス利用方法とする。

【0044】処理1805では、シーケンシャルアクセス残量が減少傾向にあるか否か判定する。シーケンシャルアクセス残量が減少傾向にあれば、処理1806に進む。シーケンシャルアクセス残量が減少傾向になければ、制御情報交信能力を現在以上に増やす必要はないから、バス利用方法決定処理を終了する。処理1806では、現在のバスモードがシーケンシャルモードであるか否か判定する。シーケンシャルモードであれば、処理1807に進む。シーケンシャルモードでなければ、ランダムモードであり、現在以上に制御情報交信能力を強化できるバスモードはないから、バス利用方法決定処理を終了する。処理1807では、バスモードとしてランダムモードを選択する。すなわち、バスc28を制御情報交信用とし、現在よりも制御情報交信能力を強化したバス利用方法とする。

【0045】各アダプタ上で動作するバスアクセス部204は、決定されたバス利用方法に基づき、制御メモリアクセス回路215およびデータ転送制御回路216のそれぞれに対し、利用するバスを設定する。これにより、制御メモリアクセス回路215は、バスモードがシーケンシャルモードの場合はバスa26のみを制御情報交信に利用し、ランダムモードの場合はバスa26およびバスc28を制御情報交信に利用する。一方、データ転送回路212は、バスモードがランダムモードの場合はバスb27のみをデータ転送に利用し、シーケンシャルモードの場合はバスb27およびバスc28をデータ転送に利用する。

【0046】なお、バス障害が発生した場合には、図2

1に示す4つのバスモードに移行すれば、いずれかのバスにおいて障害が発生しても、記憶制御装置2aの運転を継続できる。

• バスa26に障害が発生した場合は、バスb27をデータ転送用とし、バスc28を制御情報交信用とする。

• バスb27に障害が発生した場合は、バスa26を制御情報交信用とし、バスc28をデータ転送用とする。

• バスc28に障害が発生した場合は、バスa26を制御情報交信用とし、バスb27をデータ転送用とする。

• バスa26およびバスb27に障害が発生した場合は、バスc28を制御情報交信用およびデータ転送用とする。

【0047】上記第2実施例の記憶制御装置2aによれば、第1実施例の記憶制御装置2と同様に、中央処理装置1から発行される入出力要求の特性の変化に応じて、バス利用方法を変化させることが出来る。また、2以上のバスで同時に障害が発生しない限り、データ転送用のバスと制御情報交信用のバスとを独立化できる利点もある。

【0048】なお、上記第2実施例では、記憶制御装置2aは、2つのチャネルアダプタ521a、521bと、2つの記憶装置アダプタ522、522とを具備するものとしたが、チャネルアダプタおよび記憶装置アダプタの個数は任意である。

【0049】

【発明の効果】本発明のバス制御方法および記憶制御装置によれば、バス負荷特性に応じてバス利用方法をデータ転送重視型または制御情報交信重視型に自動チューニングすることが出来る。このため、計算機システムの運用形態が変化しても、記憶制御装置を構成する資源を有効利用することが出来る。

【図面の簡単な説明】

【図1】本発明の第1実施例の記憶制御装置を含む計算機システムの要部構成図である。

【図2】チャネルアダプタの内部構成図である。

【図3】記憶装置アダプタの内部構成図である。

【図4】入出力プロセッサがチャネルプログラムを実行したときの流れ図である。

【図5】DEF_EXTコマンドの形式を示す説明図である。

【図6】LOCATEコマンドの形式を示す説明図である。

【図7】READ/WRITEコマンドの形式を示す説明図である。

【図8】チャネルアダプタで動作するバス管理機能の処理の流れ図である。

【図9】バスモニタ回路によりバス使用率を測定する原理の説明図である。

【図10】エクステント管理テーブルの構造図である。

【図11】データ転送残量の計算原理を示す説明図であ

記憶制御装置におけるバス制御方法および記憶制御装置

特開平7-225737

る。

【図12】エクステント管理テーブルへの情報格納処理の流れ図である。

【図13】バスモードを説明するための図表である。

【図14】バス利用方法決定処理の流れ図である。

【図15】バスモードの状態遷移図である。

【図16】本発明の第2実施例の記憶制御装置を含む計算機システムの要部構成図である。

【図17】バスモードを説明するための別の図表である。

【図18】チャネルアダプタの別の内部構成図である。

【図19】記憶装置アダプタの別の内部構成図である。

【図20】バス利用方法決定処理の別の流れ図である。

【図21】障害時のバスモードを説明するため図表である。

【符号の説明】

S1, S2 計算機システム

1 中央処理装置

2, 2a 記憶制御装置

3 記憶装置

21a, 21b, 521a, 521b チャネルアダ

プタ

22, 522 記憶装置アダプタ

23 制御メモリ

24 キャッシュメモリ

05 26 バスa

27 バスb

28 バスc

100 エクステント管理テーブル

201 バス負荷特性予測部

10 202 バス利用率測定部

203 バス利用方法決定部

204 バスアクセス部

210 プロセッサ

211 チャネルインターフェース回路

15 212 メモリ

213 アドレスデコーダ

214 内部バス


215 制御メモリアクセス回路

216 データ転送制御回路


20 217 バスモニタ回路

221 記憶装置インターフェース回路


【図1】




【図2】



【図4】




【図5】




記憶制御装置におけるバス制御方法および記憶制御装置

特開平7-225737


【図3】




【図6】



【図7】




【図10】




【図13】

バスモード	通常モード	シーケンシャルモード	ランダムモード
バスa (26)	制御情報交信用	制御情報交信用 & データ転送用	制御情報交信用
バスb (27)	データ転送用	データ転送用	制御情報交信用 & データ転送用


【図8】




【図9】



【図11】




【図14】



【図12】

(図12) エクステント管理テーブルへの情報格納処理



【図17】


(図17)

バスモード	シーケンシャルモード	ランダムモード
バスa (26)	制御情報交信用	制御情報交信用
バスb (27)	データ転送用	データ転送用
バスc (28)	データ転送用	制御情報交信用


記憶制御装置におけるバス制御方法および記憶制御装置

特開平7-225737


【図15】




【図16】




【図18】



【図19】



【図20】



【図21】

バスモード	バスa (26) 障害モード	バスb (27) 障害モード	バスc (28) 障害モード	バスa (26) およびバスb (27) 障害モード
バスa (26)	—	制御情報交信用	制御情報交信用	—
バスb (27)	データ転送用	—	データ転送用	—
バスc (28)	制御情報交信用	データ転送用	—	制御情報交信用 及 データ転送用

(13回)

フロントページの続き

(72)発明者 山本 彰

神奈川県川崎市麻生区王禅寺1099番地 株
式会社日立製作所システム開発研究所内